1. Kondisi [Back]
Percobaan 2 kondisi 4
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=clock
2. Gambar Rangkaian Simulasi [Back]
3. Video Simulasi [Back]
4. Prinsip Kerja Rangkaian [Back]
Pada percobaan 2 kondisi 4 ini, diminta untuk membuat rangkaian T flip flop. T flip flop merupakan turunan dari rangkaian JK flip flop. Pada rangkaian JK flip flop high SPDT terhubung ke vcc dan low SPDT terhubung ke ground. JK flip - flop memiliki input J, K , dan CLK. Apabila J dan K berlogika 1 maka akan terjadi toggle. Toggle merupakan output pada JK flipflop (Q) selalu berubah ubah. Pada rangkaian arus pada B1 berlogika 1 mengalir ke S (Set). Pada B0 berlogika 0 mengalir ke input R, masuk pada gerbang yang sudah diinverterkan sehingga nilai Q yaitu 0. Dan input pada JK yaitu 1 1 yang mengakibatkan terjadinya toggle sehingga nilai berlawanan. Sehingga output yang terbaca pada H7 dan H6 yaitu 0 1.
Tidak ada komentar:
Posting Komentar