1. Jurnal [Back]
2. Alat dan Bahan [Back]
- 74LS112
- 7474
.jpg)
- Switch (SPDT)
- Power Supply
- Logic Probe
- Ground
- Jumper
3. Rangkaian Simulasi [Back]
.jpeg)
4. Prinsip Kerja Rangkaian [Back]
Pada percobaan 1 yaitu kita diminta untuk membuat rangkaian menggunakan JK flip-flop dan D flip-flop. Pada switch SPDT kaki high SPDT terhubung ke vcc dan kaki low SPDT terhubung ke ground. Pada JK flip - flop, kaki B1 terhubung ke pin S (set). Selanjutnya pada B2 terhubung ke pin J , B3 terhubung ke CLK, B4 terhubung ke pin K dan B0 terhubung ke pin R (reset). Seperti pada jurnal percobaan, ketika diberikan input B6 ,B5,B4,B3 dan B2 = dont'care, dan B1 = 1 B0 = 0 maka nilai keluaran Q = 0 dan Q' = 1. Sesuai dengan tabel kebenarannya, ketika B4,B3, dan B2 don't care dan hanya diketahui nilai B0 dan B1 maka pada ic JK fliplop tidak mempengaruhi nilai keluarannya. Sehingga ketika diberikan input B1 = 1 B0 = 0 rangkaian dalam keadaaan reset.
Selanjutnya pada ic 7474 menggunakan D flip - flop. Pada ic ini memiliki 2 flip-flop yaitu RS flip-flop dan D flip-flop. Kaki B5 terhubung ke pin D dan kaki B6 terhubung ke pin CLK. D flip flop memiliki prinsip kerja sama seperti RS flip-flop namun inputan R terlebih dahulu diberi gerbang NOT. Sehingga ketika nilai D = 0 maka nilai Q = 0. Dapat dilihat pada jurnal percobaan diberikan input B6 ,B5,B4,B3 dan B2 = dont'care, dan B1 = 1 B0 = 0. Maka nilai pada D flip flop yaitu 0 sehingga untuk ouput dipengaruhi oleh RS flip-flop sdengan nilai keluarannya yaitu Q=0 dan Q'=1.
5. Video Rangkaian [Back]
6. Analisa [Back]
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian
Jawab :
Ketika input B0 dan B1 berlogika 0, maka hasil output Q dan Q'pada JK flip - flop dan D flip - flop bernilai 1 1, sehingga terjadi kondisi terlarang pada rangkaian tersebut.
2. Bagaimana jika B3 diputuskan / tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?
Jawab :
Ketika B3diputuskan / tidak dihubungkan pada rangkaian maka,JK flip - flop pada rangkaian tidak mempengaruhi nilia output atau bernilai tetap. Hal ini dikarenakan pada Ic 74LS112 terdapat 2 flip-flop yaitu JK flip-flop dan RS flip-flop. Ketika B3 yang terhubung pada C1 diputuskan, maka nilai output hanya dipengaruhi oleh RS flip - flop. Sehingga ketika diberikan input R=1 S=0 maka nilai outputnya yaitu R=1 S=0.
3. Jelaskan apa yang dimaksud kondisi toggle, not change,dan kondisi terlarang pada flip-flop
Jawab :
- Kondisi toggle pada flip - flop yaitu suatu kondisi dimana masukan mengakibatkan logika keluaran pada JK flip - flop (Q) berkebalikan atau komplemen dari kondisi sebelumnya. Hal ini terjadi karena input JK berlogika 1 1. Seperti, ketika output sebelumnya 1 0 maka ketika terjadi toggle nilai outputnya menjadi 0 1.
- Kondisi not change yaitu kondisi tetap. Dimana ketika nilai R dan S bernilai 0 sehingga nilai outputnya sama dengan nilai output sebelumnya.
- Kondisi terlarang pada flip-flop yaitu kondisi ketika nilai Q dan Q' bernilai 1 1 (sam). Kondisi ini dikatakan terlarang karena nilai pada Q dan Q' seharusnya berlawanan.
7. Link Download[Back]
Tidak ada komentar:
Posting Komentar